| 251-0102-00L | Digitaltechnik und Rechnerstrukturen |
| Dozent | Prof. L. Thiele, ETZ G87, 632 7031, thiele@tik.ee.ethz.ch |
| Vorlesung | Mittwoch 10-12 und Freitag 13-14 IFW A36, erstmals am 30. 3. 2005 |
| Übungen | Mittwoch 8-10 IFW A36 und Freitag 10-12 HG E5 (AUSNAHME: Übungen 3+4 - Raum IFW C31) |
Ziel der Lehrveranstaltung ist es, die Grundlagen heutiger Computersysteme und Rechnerarchitekturen zu vermitteln.
| 1. Einleitung [pdf] | |
| Zielsetzung, Technologietrends, Kosten und Leistung, Amdahls Gesetz | |
| 2. Entwurf eines einfachen Prozessors [pdf] | |
| Instruktionssatz, Datenpfad, Steuerwerk (Einzyklenmaschine), Steuerwerk (Mehrzyklenmaschine), Mikroprogrammierung, Zeitliches Verhalten digitaler Schaltungen | |
| 3. Pipelining [pdf] | |
| Einführung, Quantitative Betrachtung, Hazards (Struktur, Steuerung, Daten), Implementierung einer Pipeline, Reduktion von Daten Hazards (Software und Hardware), Reduktion von Control Hazards (Software und Hardware) | |
| 4. Fortgeschrittenes Pipelining und Instruktionsparallelismus [pdf] | |
| Parallele Recheneinheiten, Umordnen von Instruktionen, Dynamisches Scheduling, Register Renaming, Compilertechniken (Schleifen entfalten, Software Pipelining), Rechnervergleiche | |
| 5. Speicherhierarchie [pdf] | |
| Technologietrends, Terminologie, Cachespeicher (Assoziativität, Write Through/Write Back, Reduktion von Misses), Einfluss auf Laufzeiten von Algorithmen, Virtueller Speicher | |
| 6. Input/Output [pdf] | |
| Übersicht, Warteschlangentheorie, Busse (Organisation, Synchronisation, Arbitrierung), Kommunikation, Plattenspeicher, RAID | |
| 7. Multiprozessorsysteme [pdf] | |
| Einführung, Klassifikation, Shared Memory/Private Memory, Speicherkohärenz, Protokolle, Verbindungsnetzwerke, Synchronisation | |
| Alle Slides zusammen [pdf] (druckbare Version) | |
Die Vorlesung richtet sich im wesentlichen nach dem
Buch:
J.L. Hennessy, D.A.
Patterson: Computer Architecture, A quantitative
approach.
3rd edition, Morgan Kaufmann Publ, May 2002
Eine andere Empfehlung:
William Stallings: Computer Organization and Architecture: Designing for
Performance.
Prentice Hall, 2000
Zudem wird für die implementationsnahen Gesichtspunkte
verwendet:
D.A.
Patterson, J.L. Hennessy: Computer Organization and Design,
Hardware/Software Interface. Morgan Kaufmann Publ,
1997
Sehr gute Skripte, die die verschiedenen Themengebiete der Vorlesung beinhalten, wurden von Uwe Schwiegelshohn für Vorlesungen an der Universität Dortmund geschrieben. Sie richten sich ebenfalls nach dem oben erwähnten Buch von Henessy und Patterson. Kopien der Vorlesungen Technische Informatik 1, Technische Informatik 2 und Parallele Rechnersysteme 1 (Postscript-Dateien).
Weitere Links zur Vorlesung (z.B. Software) findet man auf der Seite des Buchverlages Morgan Kaufmann, siehe oben.
| Woche | Mittwoch (10-12) | Freitag (13-14) | Übung |
| 28. 3. - 3. 4. | 1. Einleitung | 2. Entwurf eines einfachen Prozessors | - |
| 4. 4. - 10. 4. | 2. Entwurf eines einfachen Prozessors | 2. Entwurf eines einfachen Prozessors | - |
| 11. 4. - 17. 4. | 2. Entwurf eines einfachen Prozessors | 2. Entwurf eines einfachen Prozessors | 1 |
| 18. 4. - 24. 4. | 3. Pipelining | 3. Pipelining | 2 |
| 25. 4. - 1. 5. | 3. Pipelining | 4. Fortgeschrittenes Pipelining und Instruktionsparallelismus | 3 (P) |
| 2. 5. - 8. 5. | 4. Fortgeschrittenes Pipelining und Instruktionsparallelismus | Vorlesungsfrei (Auffahrt) | - |
| 9. 5. - 15. 5. | 4. Fortgeschrittenes Pipelining und Instruktionsparallelismus | 4. Fortgeschrittenes Pipelining und Instruktionsparallelismus | 4 (P) |
| 16. 5. - 22. 5. | 4. Fortgeschrittenes Pipelining und Instruktionsparallelismus | 5. Speicherhierarchie | 5 |
| 23. 5. - 29. 5. | 5. Speicherhierarchie | 5. Speicherhierarchie | 6 |
| 30. 5. - 5. 6. | 5. Speicherhierarchie | 6. Input/Output | 7 |
| 6. 6. - 12. 6. | fällt aus | 6. Input/Output | 8 |
| 13. 6. - 19. 6. | 6. Input/Output | 7. Multiprozessorsysteme | 9 |
| 20. 6. - 26. 6. | 7. Multiprozessorsysteme | fällt aus | 10 |
| 27. 6. - 3. 7. | 7. Multiprozessorsysteme | fällt aus | - |
| Übung | Termine | Assistenten | Titel, Postscript-Dateien | Lösungsvorschläge |
| 1 | 13. 4. / 15. 4. | PK / BF | Datenpfad und Steuerwerk [ps], [pdf] | [ps], [pdf] |
| 2 | 20. 4. / 22. 4. | PK / BF | Multizyklenarchitektur [ps], [pdf] | [ps], [pdf] |
| 3 (P) | 27.4. / 29. 4. | PK / BF | Pipelining [ps], [pdf] | [ps], [pdf] |
| 4 (P) | 11. 5. / 13. 5. | PK / BF | Pipelining II [ps], [pdf] | [ps], [pdf] |
| 5 | 18. 5. / 20. 5. | PK / BF | Tomasulo-Algorithmus [ps], [pdf] | [ps], [pdf] |
| 6 | 25. 5. / 27. 5. | MG / CP | Speicherhierarchien [ps], [pdf] | [ps], [pdf] |
| 7 | 1. 6. / 3. 6. | MG / CP | Virtueller Speicher [ps], [pdf] | [ps], [pdf] |
| 8 | 8. 6. / 10. 6. | MG / CP | Bussysteme [ps], [pdf] | [ps], [pdf] |
| 9 | 15. 6. / 17. 6. | CP / CP | I/O [ps], [pdf] | [ps], [pdf] |
| 10 | 22. 6. / 24. 6. | MG / MG | Multiprozessorsyteme [ps], [pdf] | [ps], [pdf] |
Während der Übungen werden zuerst die Übungsaufgaben in Kleingruppen bearbeitet. Anschliessend werden die Lösungen besprochen sowie Fragen zur Vorlesung beantwortet. Als Vorbereitung auf die Übung sollten die Übungsaufgaben gelesen und die relevanten Vorlesungsinhalte wiederholt werden.
Die Übungen 3 und 4 werden als Rechnerpraktika im Raum IFW C31 durchgeführt. Die verwendete Software WinDLX zur Pipeline-Simulation lässt sich auch unter ftp://ftp.mkp.com/pub/dlx oder hier herunterladen.
Hier haben Sie Zugriff auf zwei ausgewählte Prüfungen der letzten Semester. Andere Prüfungen, die sich evtl. noch aus vorherigen Semestern im Umlauf befinden, werden von unserer Seite nicht weiter unterstützt.
| Semester | Aufgaben | Lösungsvorschlag |
| Herbst 2000 | [ps], [pdf] | [ps], [pdf] |
| Herbst 2001 | [ps], [pdf], Bild [ps, pdf] | [ps], [pdf] |
| Last updated Monday, 25-Jul-2005 16:36:42 MEST by Simon Künzli |
|